

Vademekum

für den

MCS51 – Anwender

Hardware

Pin-Belegung	Seite 2
I/O-Schaltung	Seite 3
Anschluss externer Speicher	Seite 4
Zugriff externer Speicher	Seite 5

CPU

Adressierungsarten	Seite 6
Programmstatuswort	Seite 7

On-Chip-Peripherie

Interrupts	Seite 8
Timer/Zähler	Seite 9
Serielle Schnittstelle	Seite 10

Copyright Volker Müller 2007
<http://VolkerMüller.Info>


Vademekum für den MCS51-Anwender

Pin - Belegung

- Port 0 8 I/O Adressen Low-Byte Daten
- Port 1 8 I/O
- Port 2 8 I/O Adressen High-Byte
- Port 3 8 I/O Sonderfunktionen
 - . 0 RXD } ser. Schnittstelle
 - . 1 TXD }
 - . 2 INT0 } ext. Interruptquellen
 - . 3 INT1 }
 - . 4 T0 } ext. Taktquellen für Zähler
 - . 5 T1 } Timer-Gates
 - . 6 WR } Read-/Write-Data-S'trobe f. ext. Ram
 - . 7 RD }
- +5V }
- GND } Betriebsspannung
- XTAL1 }
- XTAL2 } Taktquelle, z.B. Quarz
- RESTART
- ALE Address-Latch Enable
- PSEN Program-Store Enable
- EA externer Programmspeicher

Vademekum für den MCS51-Anwender

I/O - Schaltung



Datenpfade

- | | | |
|---|-----------|-----------------------------------|
| 1 | Schreiben | MOV P3, #0AAh |
| 2 | Lesen Pin | MOV A, P3 |
| 3 | Lesen FF | XRL P3, #0FFh (Read-Modify-Write) |


Tasterauschluss

→ gegen Masse wegen int. Pull-Up (außer P0)

→ am Pin '1' anzeigen, damit MOSFET hochohmig

Vademekum für den MCS51-Anwender


Ausschluss ext. Speicher



Vademekum für den MCS51-Anwender

Zugriff ext. Speicher


- Programmspeicher lesen → INC A auf C211h



Dauer: $\frac{1}{2}$ Zyklus


Betell der 2. Hälfte wird ignoriert!

- Datenspeicher lesen → AAh von C211h



Dauer: 1 Zyklus

- Datenspeicher schreiben → ABh nach C211h



Dauer: 1 Zyklus

Vademekum für den MCS51-Anwender

Adressierungsarten

- Register-A.

R0...R7 in durch RS0, RS1 (im PSW) gewählter Registerbank
L> Rn

- Direkte A.

Interne Ram-Adresse wird übergeben

SFR nur direkt adressierbar (bzw. inhärent)

L> direct

- Indirekte A.

Inhalt von R0 bzw. R1 dient als Adresse, SFR nicht adressierbar

L> @Ri

auch indirekt: Zugriff auf ext. Ram per DPTR (oder Ri)

(Stack-Addressierung via SP)

- Unmittelbare A.

Übergabe einer Konstante, normalerweise 8 bit, beim DPTR 16 bit

L> #data

- Indirekt indizierte A. / Index-A.

nur bei MOV A, @ A + DPTR (bzw. +PC)

Zweck: Lesen von Wertetabellen im Programm-Ram

- Inhärente Adressierung

Aktive A (und Reg. B) in vielen Befehlen, z.B. INC A

Vademekum für den MCS51-Anwender

Programmstatuswort

PSW

C	AC	F0	R51	R50	OV	/	P
---	----	----	-----	-----	----	---	---

C Carry

Übertrag von Bit 7

AC Auxiliary Carry

Übertrag von Bit 3 nach Bit 4

F0 User Flag

R50
R51 } Registerbank - Selektion

OV Overflow

(Übertrag von Bit 6 nach Bit 7) xor C

P Parity

Anzahl der 1en im Akku ungerade

Anzahl der 1en im Akku mit P gerade

Das Carry-Flag dient bei der Subtraktion als Borrow, muss also vor der ersten SUBB-Operation i. d. gelöscht werden. INC und DEC beeinflussen, mit Ausnahme des Parity-Flags, das PSW nicht.

Die BCD-Dezimalkorrektur mit DAA setzt das Carry-Flag bei Zahlen $\geq 100_{BCD}$, löscht es aber im umgekehrten Fall nicht. AC und OV bleiben in jedem Falle unverändert.

Das Parity-Flag kann durch das Programm nicht direkt geändert werden, es ist stets vom Inhalt des Akkus abhängig.

Eine Division durch Null setzt das OV-Flag, ausserst werden bei DIV A, B Overflow und Carry gelöscht.

Vademekum für den MCS51-Anwender

Interrupt

• Quellen

ext. INT0, INT1 ; Timer 0, Timer 1 ; seriell gesendet/empfangen
 ↳ TCON

TF0	TR0	TF1	TR1	IE0	IE1	IT0	IE1	IT1	TF0
-----	-----	-----	-----	-----	-----	-----	-----	-----	-----

TF_x Timer Int. Flag

TR_x Timer Run / Stop

IE_x Ext. Int. Flag

IT_x Z / T

... T I R I

↳ zusammen 1 Int.

[Flags werden beim Sprung zur ISR gelöscht, außer TI/RI]

• Enable

↳ IE

EA	/	/	ES	ET0	EX0	ET1	EX1	ET0	EX0
----	---	---	----	-----	-----	-----	-----	-----	-----

0 gesperrt

EA generelle Freigabe

1 freigegeben

ES seriell

ET_x Timer

EX_x extern

• Priorität

↳ IP

/	/	/	/	PS	PT1	PX1	PT0	PX0
---	---	---	---	----	-----	-----	-----	-----

[wenn gleich :

Ext0 → T0 →

Ext1 → T1 → SI]

PS seriell

IPL - Int. Priority Level

PT_x Timer

0 niedrig

PX_x extern

1 hoch

Vademekum für den MCS51-Anwender

Timer / Zähler

• Steuerung

$L \rightarrow TMOD$

Gate	C/T	M1	M0	Gate	C/T	M1	M0
------	-------	----	----	------	-------	----	----

Int.-Flags und Run/Stop in TCON

Timers 1

Timers 0

Gate

Freistellung mit $\overline{Int1}, \overline{Int0}$

C/T

Zähler / Timer

M1

M0

} Mode - Steuerung

• Modes

0 13 bit

aus Kompatibilitätsgründen, $THx.0...7 + TLx.0...4$

1 16 bit

2 8 bit mit Auto-Reload, bei Überlauf $TLx \leftarrow THx$

3 2x8bit

nur Timer 0, Timer 1: Stop

TL0 gesteuert von Gate 0, $C/T0$, TR0 \rightarrow Flag TF0

TH0 gesteuert von TR1, \rightarrow Flag TF1 [nur $f_{osc}/12$]

Timer 1 dann gesteuert von M01, M11, Gate1, $C/T1$

[\hookrightarrow kein Int. möglich, aber Baudrate-Generation

längt ständig, Stop nur durch $M01 = M11 = 1$]

Vademekum für den MCS51-Anwender

Serielle Schnittstelle

• Steuerung

↳ SCON

SM0	SM1	SM2	REN	TB8	RB8	TI	RI
-----	-----	-----	-----	-----	-----	----	----

TI, RI Interrupt-Flags Senden, Empf.

TB8, RB8 9. Bit Senden, Empf.

REN Empfang zugelassen / gesperrt

SM2 Multiprozessor- / Normal-Mode

SM0, SM1 Mode - Steuerung

PCON

SMOD	...
------	-----

↳ siehe Mode 1

SBUF

↳ lesen : Empfangs-
schreiben: Senden-
Puffer

• Modes

0 Schieberegister Senden: schreiben in SBUF

(8 bit)

Daten an RXD, Takt an TXD, dann TI=1

Empfangen: RI=0 bei REN=1

Daten an RXD, Takt an TXD, dann RI=0,
Daten in SBUF

1 UART 8bit $t_{bit} = 32 \cdot t_{XTAL} / 2^{SMOD}$, RIB8 = Stopbit

2 UART 9bit $t_{bit} = 64 \cdot t_{XTAL} / 2^{SMOD}$

3 UART 9bit $t_{bit} = 32 \cdot t_{XTAL} / 2^{SMOD}$

• Baudraten

für Mode 1 mit T1 im Autoreload $256 - (2^{SMOD} \cdot f_{OSC} / \text{Baudrate} / 384)$

für Mode 2: $1/32 \cdot f_{OSC}$ für SMOD; $1/64$ für \overline{SMOD}

für Mode 3: wie Mode 1